PCB阻抗板制造中，阻抗值能否達(dá)到客戶要求是阻抗板制作成敗的關(guān)鍵。客戶對(duì)PCB阻抗控制要求越來(lái)越嚴(yán)，而阻抗管控?cái)?shù)目也原來(lái)越多，如何快速，準(zhǔn)確地進(jìn)行阻抗設(shè)計(jì)，是設(shè)計(jì)人員非常關(guān)注的一個(gè)問(wèn)題。阻抗設(shè)計(jì)在PCB設(shè)計(jì)中顯得越來(lái)越重要，在PCB高速設(shè)計(jì)流程里，阻抗計(jì)算就是萬(wàn)里長(zhǎng)征的第一步。那么，你知道PCB設(shè)計(jì)任何計(jì)算阻抗嗎?下面我們簡(jiǎn)單總結(jié)一下關(guān)于計(jì)算阻抗時(shí)需要注意的細(xì)節(jié)，幫助大家提高計(jì)算效率。
1. 線寬寧愿寬，不要細(xì)
因?yàn)橹瞥汤锎嬖诩?xì)的極限，寬是沒(méi)有極限的，后期為了調(diào)阻抗而把線寬調(diào)細(xì)并碰到極限時(shí)那就麻煩了，導(dǎo)致要么增加成本，要么放松阻抗管控。
2. 整體呈現(xiàn)一個(gè)趨勢(shì)
設(shè)計(jì)中可能有多個(gè)阻抗管控目標(biāo)，那么就整體偏大或偏小，不要出現(xiàn)不同步偏大偏小的情況。
3. 考慮殘銅率和流膠量
當(dāng)半固化片一邊或兩邊是蝕刻線路時(shí)，壓合過(guò)程中膠會(huì)去填補(bǔ)蝕刻的空隙處，這樣兩層間的膠厚度時(shí)間會(huì)減小。殘銅率和流膠量計(jì)算不準(zhǔn)，新材料的介電系數(shù)和標(biāo)稱不一致，就可能出現(xiàn)信號(hào)完整性問(wèn)題。
4. 指定玻布和含膠量
不同的玻布，不同含膠量的半固化片或芯板的介電系數(shù)是不同的，即使是差不多高度的也可能是3.5和4的差別，這個(gè)差別可以引起單線阻抗3ohm左右的變化。
阻焊對(duì)阻抗也有影響，只是由于阻焊層貼在介質(zhì)上，導(dǎo)致介電常數(shù)增大，將此歸于介電常數(shù)影響，阻抗值大約會(huì)相應(yīng)減少4%。影響PCB線路板阻抗的因素可以點(diǎn)擊進(jìn)一步了解。PCB線路板的競(jìng)爭(zhēng)越來(lái)越激烈，樣品交期越來(lái)越短，阻抗設(shè)計(jì)在制前工作中占了很大的比例，如何縮短阻抗制作時(shí)間，做出滿足客戶要求的阻抗匹配，是制前部必需考慮的一個(gè)問(wèn)題。
